論文元數(shù)據(jù)搜索，找到相關(guān)信息共 1 條：
2021, 43(8): 2121-2127.
doi: 10.11999/JEIT200769
刊出日期：2021-08-10
該文提出一種通用的時間數(shù)字轉(zhuǎn)換器(TDC)碼密度校準信號產(chǎn)生方法，該方法基于相干采樣理論，通過合理設(shè)置TDC主時鐘和校準信號之間的頻率差，結(jié)合輸出信號保持電路，產(chǎn)生校準用的隨機信號，在碼密度校準過程中，隨機信號均勻分布在TDC的延時路徑上，實現(xiàn)對TDC的bin-by-bin校準?；赬ilinx公司的28 nm工藝的Kintex-7 現(xiàn)場可編程門陣列(FPGA)內(nèi)部的進位鏈實現(xiàn)一種plain TDC，利用該方法校準plain TDC的碼寬(抽頭延遲時間)，研究校準了2抽頭方式下的TDC的性能參數(shù)，時間分辨率(對應(yīng)TDC的最低有效位，Least Significant Bit, LSB)為24.9 ps，微分非線性為(–0.84～3.1)LSB，積分非線性為(–5.0～2.2)LSB。文中所述的校準方法采用時鐘邏輯資源實現(xiàn)，多次測試考核結(jié)果表明，單個延時單元的標準差優(yōu)于0.5 ps。該校準方法采用時鐘邏輯資源代替組合邏輯資源，重復(fù)性、穩(wěn)定性較好，實現(xiàn)了對plain TDC的高精度自動校準。該方法同樣適用于其他類型的TDC的碼密度校準。
