一级黄色片免费播放|中国黄色视频播放片|日本三级a|可以直接考播黄片影视免费一级毛片

高級(jí)搜索

留言板

尊敬的讀者、作者、審稿人, 關(guān)于本刊的投稿、審稿、編輯和出版的任何問(wèn)題, 您可以本頁(yè)添加留言。我們將盡快給您答復(fù)。謝謝您的支持!

姓名
郵箱
手機(jī)號(hào)碼
標(biāo)題
留言內(nèi)容
驗(yàn)證碼

低功耗Clock-Gating技術(shù)在SAR實(shí)時(shí)成像處理中的應(yīng)用

陳冰冰 邵潔 王貞松 趙榮彩

陳冰冰, 邵潔, 王貞松, 趙榮彩. 低功耗Clock-Gating技術(shù)在SAR實(shí)時(shí)成像處理中的應(yīng)用[J]. 電子與信息學(xué)報(bào), 2005, 27(3): 449-453.
引用本文: 陳冰冰, 邵潔, 王貞松, 趙榮彩. 低功耗Clock-Gating技術(shù)在SAR實(shí)時(shí)成像處理中的應(yīng)用[J]. 電子與信息學(xué)報(bào), 2005, 27(3): 449-453.
Chen Bing-bing, Shao Jie, Wang Zhen-song, Zhao Rong-cai. Low Power Clock-Gating Method and Its Applications in SAR Real-Time Processor[J]. Journal of Electronics & Information Technology, 2005, 27(3): 449-453.
Citation: Chen Bing-bing, Shao Jie, Wang Zhen-song, Zhao Rong-cai. Low Power Clock-Gating Method and Its Applications in SAR Real-Time Processor[J]. Journal of Electronics & Information Technology, 2005, 27(3): 449-453.

低功耗Clock-Gating技術(shù)在SAR實(shí)時(shí)成像處理中的應(yīng)用

Low Power Clock-Gating Method and Its Applications in SAR Real-Time Processor

  • 摘要: 功耗問(wèn)題在SAR實(shí)時(shí)成像系統(tǒng)中是不容忽視的。該文以實(shí)時(shí)成像系統(tǒng)中的輸入分機(jī)為研究平臺(tái),測(cè)試了信號(hào)處理中常用芯片DSP,SBSRM,FPGA在采用Clock-gating技術(shù)前后,功耗的變化。通過(guò)大量的實(shí)驗(yàn)結(jié)果,驗(yàn)證了Clock-gating技術(shù)在SAR實(shí)時(shí)信號(hào)處理中的可行性,對(duì)降低SAR實(shí)時(shí)成像系統(tǒng),尤其是星載實(shí)時(shí)成像系統(tǒng)的功耗有一定的指導(dǎo)意義。
  • Albonesi D H. An architectural and circuit-level approach to improving the energy efficiency of microprocessor memory structures, 10th International Conference on VLSI (VLSI99),Hyderabad, India, December 1999:192 - 205.[2]Su C, Despain A. Cache design trade-offs for power and performance optimization: A case study. In IEEE Symposium on Low Power Electronics, California, United States, 1995:63 - 68.Shimazakietal Y. An automatic-power-save cache memory for Iow-power RISC processors. In IEEE Symposium on Low Power Electronics, Monterey, California, United States, 1995:58 - 59.[3]陳冰冰.SAR實(shí)時(shí)信號(hào)預(yù)處理和高分辨率實(shí)時(shí)成像系統(tǒng)的研究.[博士論文],北京:中國(guó)科學(xué)院電子學(xué)研究所,2002年3月.[4]Borah M, Owens R M, Irwin M J. High-throughput and low power DSP using clocked-CMOS circuitry. In Int. Symposium on Low Power Design, Dana Point, California, United States, April 1995: 139- 144.[5]Benini L, Siegel P, de Micheli G. Saving power by synthesizing gated clocks for sequential circuits. IEEE Design Test of Computers, Winter 1994:32 - 41.[6]任麗香, 等. TMS320C6000 系列 DSPS 的原理與應(yīng)用. 北京:電子工業(yè)出版社, 2000:144 - 145.
  • 加載中
計(jì)量
  • 文章訪問(wèn)數(shù):  2518
  • HTML全文瀏覽量:  127
  • PDF下載量:  691
  • 被引次數(shù): 0
出版歷程
  • 收稿日期:  2003-11-10
  • 修回日期:  2004-02-27
  • 刊出日期:  2005-03-19

目錄

    /

    返回文章
    返回