三值維持阻塞JKL觸發(fā)器的研究
RESEARCH INTO TERNARY EDGE-TRIGGERED JKL FLIP-FLOP
-
摘要: 本文提出一種具有三軌輸出的三值維持阻塞JKL觸發(fā)器的設計,經計算機邏輯模擬和通過測試由TTL門電路組成的實驗電路表明,該觸發(fā)器能實現預定的邏輯功能。
-
關鍵詞:
- 多值邏輯; 觸發(fā)器; 邏輯設計
Abstract: The design of ternary cdge-triggered JKL-type filp-flop is proposed. The computer simulation and the test in experimental circuit made up with TTL gate show this flip-flop has the expected logic functioas. -
Z. G. Vranesic, IEEE Trans. on C, C-26(1977), 1181-1182.[2]吳訓威,陳偕雄,中國科學A輯,28(1945)7,643-654.[3]吳訓威,陳偕雄,科學通報,31(1986)19,1457-1459.[4]莊南,科學通報,33(1988)12,906-908.[5]羅朝杰,數學邏輯設計基礎(下冊),人民郵電出版社,1983年,第31-39頁.[6]吳訓威,莊南,胡國安,杭州大學學報(自然科學版),12(1985)1,62-69.[7]吳訓威,陳偕雄,電子學報,1988年,第3期,第35-41頁.[8]X. Wu, F. Prosser, Binary-ternary Mixed-Valued Counter, Proc. IEEE Int. Symp. on MVL, U.S. A,(1987), pp. 53-60.[9]陳偕雄,吳浩敏,電子學報,1989年,第4期,第75-80頁. -
計量
- 文章訪問數: 1941
- HTML全文瀏覽量: 126
- PDF下載量: 518
- 被引次數: 0