最佳容差設(shè)計問題的研究正交內(nèi)切球優(yōu)化方法
THE STUDY OF OPTIMAL TOLERANCE DESIGN METHOD -THE INSCRIBED GLOBE METHOD BASED ON ORTHOGONAL ARRAY OPTIMIZATION
-
摘要: 本文提出最佳容差設(shè)計方法,該方法在設(shè)計中采用初始目標(biāo)函數(shù)和準(zhǔn)中心目標(biāo)函數(shù),使設(shè)計時間縮短;在優(yōu)化中采用正交優(yōu)化方法,使方法簡單、直觀;運用求可行域最大內(nèi)切球半徑和球心的方法,同時確定設(shè)計元件中心值和容差;為達到最佳設(shè)計之目的,本方法在最后進行一次中心值和容差的綜合設(shè)計,本文給出例證,說明此方法可行,且有優(yōu)越性。
-
關(guān)鍵詞:
- 電子線路; CAD; 最佳容差設(shè)計; 正交優(yōu)化法; 內(nèi)切球
Abstract: An optimal tolerance design method is presented. The method uses an initial objective function in the design process, and a close-center objective function for reducing the design time. The orthogonal array optimization method is used in order to simplify the method. The center values and tolerances of design parameters can be determined simultaneously by searching out the radius and center of the biggest inscribed globe. Finally, it is necessary to design center value and tolerance synthetically for reaching the aim of optimal design. Two examples are presented to illustrate that the method is feasible and has superiority. -
王誠宣.最佳容差設(shè)計問題的研究:[碩士論文].天津:天津大學(xué)電子系,1991年2月.[2]鄭煥群.改進的電子線路容差設(shè)計方法:[碩士論文].天津:天津大學(xué)電子系,1935年1月.[3]鄭煥群,王予宏.電子學(xué)報,1989,17(4): 118-119.[4]Soin R S, Spence R. IEE Proc. -G, 1980, 127(6): 260-269.[5]liumoka A, Spence R. lEE Proc.-G, 1982, 129(4): 169-187.[6]Maratos N. IEE Proc. -G, 1982, 129(4): 150-159.[7]Vmnka A I, Spence R. IEE Proc. -G, 1982, 129(4): 139-149.[8]Soin R S, Rankin P J. IEE Proc. -G, 1985, 132(4): 131-142.[9]Maratos N G. IEE Proc.-G, 1988, 135(1): 11-18.[10]于曉勇,等.電子學(xué)報,1986,14(2): 119-124.[11]黃敏,凌燮亭,等.電子學(xué)報,1989,17(3): 82-88.[12]王予宏,孔祥亮.電子學(xué)報,1988,16(6):75-81.[13]凌燮亭,潘明德.電子學(xué)報,1989,17(3): 75-81.[14]Agncw D. IEE Proc. -G, 1982, 129(4): 110-114.[15]Aidt F. Gaunhdt H. IEE Proc. -G, 1983. 129(4): 115-121.[16]王爾智,楊理踐.最佳電路設(shè)計.北京:機械工業(yè)出版社,1988,第7章. -
計量
- 文章訪問數(shù): 2333
- HTML全文瀏覽量: 89
- PDF下載量: 829
- 被引次數(shù): 0