

硅整流元件串并联技术*

樊 元 武

(上海电车供电所)

提 要

本文详细介绍了变流装置硅元件的串、并联技术。

一、串联技术^[1,2]

(一) 串联时的均压方法

当整流装置的直流输出电压超过一定数值时，每臂硅整流元件所承受的反峰电压超过单只硅整流元件的容许电压值，此时就需要在每臂各支路中串联两只或多只硅整流元件。每只硅整流元件的反向特性并不完全一致，即使是同一厂家生产的并经严格分类的硅整流元件，也只能限制在一定的范围内。因此，不同反向特性的硅整流元件串联时，必须考虑电压的均匀分配问题——均压作用。串联的均压方法有以下几种：

(1) 并联电阻法。为简单起见，仅以两只不同特性的硅整流元件串联来分析并联电阻均压问题，如图1所示。




图 1 不同反向特性硅整流元件串联工作时的情况

Fig. 1 Effect of operating two dissimilar diodes in series

AA'——在同一反向电流下工作 (26.5mA, 峰值); BB'——在同一反向电压下工作 (500V, 峰值); CC'——在同一反向功率损失下工作 (13.4W, 峰值)

*1981年12月10日收到。

AA' 线表示：当硅整流元件按其固有反向特性分配电压时，1000V 的电源反峰电压将由硅整流元件 1 承担 600V，硅整流元件 2 承担 400V。这时两只硅整流元件通过同一反向电流 26.5mA。

BB' 线表示：当硅整流元件 1 并联 $333k\Omega$ 的电阻器时，两只硅整流元件上分配到的电压都是 500V。硅整流元件 1 的反向电流为 26mA，硅整流元件 2 的反向电流为 27.5mA。

CC' 线表示：在硅整流元件 1、2 上都并联 $18.6k\Omega$ 的电阻器后，两只硅整流元件达到等损耗的电压分配。这时，硅整流元件 1 上的电压为 512.5V，反向电流为 26.05mA；硅整流元件 2 上的电压为 487.5V，反向电流为 27.35mA（图 1(b)）；两者的功率损失相等：

$$512.5 \times 26.05 = 487.5 \times 27.35 = 13400mW = 13.4W \quad (1)$$

从以上的分析可见，*CC'* 情况最为理想，因此必须设法使其达到这种情况。其并联电阻阻值可选择等于每只硅整流元件上所加反向电压的平均值除以该情况下硅整流元件反向电流的平均值。

(2) 选用反向特性及温度系数相同的硅整流元件。根据我们的经验，采用此法可以得到较好的效果。

(3) 在硅整流元件旁并联稳压管，如图 2 所示，也可以得到均压的效果。

(4) 加接并联电容器^[2,3]。由于高压整流装置硅整流元件 *p-n* 结的固有电容及其对地的寄生电容会引起电压分布的不均匀，因此，在这类整流装置中采用此法最为有效。串联硅整流元件回路加接并联电容器，可在较宽的频率范围内保证电压均匀分布，并且不会引起整流装置附加功率损失的增加。

并联电容器的电容值必须选得适宜，以便：
a. 保证 *p-n* 结的固有电容得到均衡；
b. 保证消除每只硅整流元件整流作用恢复时间不同所引起的电压分布不均的现象；
c. 保证每只硅整流元件对地的漏泄电流得到均衡。因此，并联电容器应具有足够大的电容。

并联电容器的电容值可按下式选择(见下节)：

$$\gamma = \sqrt{\frac{R_{\text{反}}^2 \omega^2 C_n C_3 + R_{\text{反}} j \omega C_3}{R_{\text{反}}^2 \omega^2 C_n^2 + 1}}, \quad (2)$$

式中， γ —分布常数； $R_{\text{反}}$ —硅整流元件反向电阻； C_n —硅整流元件固有电容与并联电容之和； C_3 —硅整流元件与地之间的寄生电容。

步骤如下：

- 由容许电压分布不均匀程度确定 γ 值(见下节)；
- 由(2)式确定 C_n 值。 C_n 值减去硅整流元件固有电容即可求得并联电容值。

(5) 加接并联电阻器及电容器。此法实际由并联电阻法及并联电容法组合而成。在这种情况下，电阻器保证串联硅整流元件间的电压在静态下均匀分布；电容器保证消除动态下电压分布不匀现象。当并联电容器可能引起振荡现象时，电容器就必须串联阻尼电




图 2 在硅整流元件旁并联稳压管

Fig. 2 The Zener diodes parallel to the silicon diodes

阻。

(6) 多尔多特法。此法可用图 3 上所示的单相全波整流电路为例来说明 (在此整流电路中每臂具有两只硅整流元件)。

此整流电路采用一变压比为 2:1 的小容量辅助变压器，其初级线圈上加有整流器次级回路的全部电压，其次级线圈的电压为全部电压的一半，两端分别接到串联硅整流元件的连接点 (图 3)。在这种情况下，可以保证串联硅整流元件连接点的电位固定不变。因此硅整流元件不导电时其上所加的反向电压都等于全部电压的一半 (根据基尔霍夫电压定律可以算出)，获得了均压的效果。




图 3 单相全波整流电路硅整流元件的串联接法(多尔多特法)

Fig. 3 Dorthort's method used in single phase full wave rectifier circuit

1, 1', 2, 2'—硅整流元件；
3—整流变压器；4—辅助变压器初级线圈；5—辅助变压器次级线圈；
P—继电器保护装置的线圈；
 R_L —负载电阻

当串联硅整流元件数等于任何数目以及整流电路为其他接法的情况下，均可采用多尔多特法。

如果图 3 上任一硅整流元件被反向电压击穿时，则辅助变压器将被短路。

通过变压器线圈的短路电流决定于辅助变压器的参数，它可以用来使整流器的保护装置动作。

每臂具有四只串联硅整流元件的三相桥式整流电路示于图 4。在此整流电路中，为了保证电压均匀分布起见，辅助变压器必须具有 18 只次级线圈，它们的电压分别等于整流器交流输入电压的 $1/4$ 、 $1/2$ 及 $3/4$ 。任一硅整流元件的反向电压值决定于前后两级变压器线圈电压之差，因此等于交流输入电压的 $1/4$ 。




图 4 三相桥式整流电路硅整流元件的串联接法(多尔多特法)

Fig. 4 Dorthort's method used in three-phase bridge rectifier circuit

1—整流变压器；2—辅助变压器初级线圈；
3—辅助变压器次级线圈；
X—故障硅整流元件；P—继电器保护装置的线圈；
 r —电阻器；D—硅整流元件。

如果一只硅整流元件击穿时，则正常硅整流元件之间的反向电压分布情况决定于辅助变压器线圈的电阻值及漏抗值。当辅助变压器的线圈串以继电保护装置的线圈时，就可以用来使整流器的继电保护装置动作。

上述各种方法各有其优缺点。比较它们的效果、设备复杂性、故障可能性以及功率损失，即可正确地选出一种最适合于具体情况的方法，用以使串联硅整流元件间的反向电压均匀分布。在一般情况下，多采用并联电阻均压法、硅整流元件特性选配法及并联电阻电容法，因这些方法比较简单。

(二) 串联硅整流元件间电压分布情况的计算^[2,3]

串联硅整流元件间电压分布的情况决定于硅整流元件的反向伏安特性以及硅整流元件与地间的寄生电容及它们对高压端的电容 C_h 。

这里介绍串联硅整流元件具有相同反向内阻值的情况，并研究寄生电容 C_3 对电压分布的影响(假定 $C_h = 0$)。

在非导电时间内(反向运行)，各串联硅整流元件可用等效电路代替，此等效电路由硅整流元件的反向电阻 $R_{\text{反}}$ 、并联电容与硅整流元件固有电容之和 C_h 及寄生电容 C_3 所组成(见图 5)。因此，靠高压输入端最近的那一只硅整流元件所承受的电压及反向电流为最大；位于最中间的那一只硅整流元件所承受的电压及反向电流为最小；而在接地端的那一只硅整流元件所承受的电压又重新上升(假定输出端未装滤波电容器)。

全部串联硅整流元件的等效电路图如图 5 所示。

假定每只硅整流元件的反向电阻 $R_{\text{反}}$ 相等， $C_h =$

0. 并且电容 C_h 及 C_3 恒定不变，则对某点 n 来讲，可以列出下列微分方程式：

$$d\dot{U} = \dot{I}Z_0dn, \quad (3)$$

$$d\dot{I} = \dot{U}Y_3dn, \quad (4)$$

式中，

$$\left. \begin{aligned} Z_0 &= \frac{R_{\text{反}}}{R_{\text{反}}j\omega C_h + 1} = \frac{1}{1/R_{\text{反}} + j\omega C_h} \quad (\text{单位长度的阻抗}), \\ Y_3 &= j\omega C_3 \quad (\text{单位长度对地的导纳}). \end{aligned} \right\} \quad (5)$$

根据上列微分方程式，可得：

$$\frac{d^2\dot{U}}{dn^2} - r^2\dot{U} = 0, \quad (6)$$

式中，

$$r = \sqrt{Y_3Z_0} = \sqrt{\frac{R_{\text{反}}^2\omega^2C_hC_3 + jR_{\text{反}}\omega C_3}{1 + R_{\text{反}}^2\omega^2C_h^2}}. \quad (7)$$

解(6)式可得：

$$\dot{U} = Ae^{rn} + Be^{-rn}.$$

常数 A 及 B 可由下列边界条件求得：当 $n = 0$ 时， $U = 0$ ；当 $n = N$ 时， $U = U_N$ 。




图 5 串联硅整流元件的等效电路

Fig. 5 The equivalent circuit

从而可得:

$$A = -B = \frac{U_N}{e^{\gamma n} - e^{-\gamma n}}.$$

因此,各串联硅整流元件处的电压分布为:

$$U_n = U_N \frac{e^{\gamma n} - e^{-\gamma n}}{e^{\gamma N} - e^{-\gamma N}}. \quad (8)$$

各串联硅整流元件处的电压变化值(亦即电压降值)等于 $\frac{dU_n}{dn}$:

$$U'_n = \frac{dU_n}{dn} = \gamma U_N \frac{e^{\gamma n} - e^{-\gamma n}}{e^{\gamma N} - e^{-\gamma N}}. \quad (9)$$

显然,当 $n = N$ 时, U'_n 值为最大。因此靠高压输入端最近的那一只硅整流元件所承受的电压为最大。因为硅整流元件的反向伏安特性曲线具有急剧曲折处,所以当其反向电压过大时,将引起过大的反向电流,这将使硅整流元件处于不可靠运行状态。为了保证硅整流元件可靠运行起见,靠高压输入端最近的那一只硅整流元件上的电压必须小于每只硅整流元件的容许电压值:

$$U'_N \leq U_d; \quad (10)$$

式中, U'_N ——靠高压输入端最近的硅整流元件上的电压; U_d ——每只硅整流元件的容许电压值。




图6 系数M与L随 γN 而变化的关系曲线

Fig. 6 The relationships between the coefficients (M and L) and γN

因此,由 N 只硅整流元件所组成的支路所承受的总电压应符合:

$$U_N \leq \frac{U_d}{\gamma} \frac{e^{\gamma N} - e^{-\gamma N}}{e^{\gamma n} - e^{-\gamma n}} = \frac{U_d}{\gamma} \operatorname{th} \gamma N. \quad (11)$$

假定系数 $M = U_N / N U_d = \operatorname{th} \gamma N / \gamma N$, 则此系数可以用来表征串联硅整流元件间的电压分布情况。系数 M 称为硅整流元件利用系数。

串联硅整流元件所组成支路两端硅整流元件上的电压比 L 也可用来表征串联硅元件间的电压分布情况。 L 等于:

$$L = \frac{U'_N}{U'_1} = \frac{e^{\gamma N} + e^{-\gamma N}}{2} = \operatorname{ch} \gamma N. \quad (12)$$

系数 M 与 L 随 γN 而变化的关系如图 6 所示。从图 6 可见,当 γN 增大时,电压分布不均匀程度将会急剧地增大,例如当 $\gamma N = 1.2$ 时,硅整流元件利用系数 M 将降低到 70%。

假定容许电压分布不均匀程度达 30% 时,亦即 $L = 1.3$ 时,则根据图 6 可以求得 $\gamma N = 0.75$ 以及 $M = 0.85$ 。在这种情况下,并联电容的数值可用(2)式求得。

二、并 联 技 术^[2,4]

(一) 并联时的均流方法

为使并联硅整流元件均流起见，一般采用下列方法：

(1) 选用正向特性及热阻相近的硅整流元件。根据我们的经验，采用此法可以得到较好的效果。但这种办法的工作量较大。

(2) 硅整流元件串联后再并联以改善均流。如果各并联支路再加串联熔断器，则效果更好(加串联电阻器的效果还要好，但电阻器具有较大的功率损失，硅整流器的效率要降低，因此得不到广泛应用)。

(3) 采用均流电抗器。均流电抗器的线圈内通有并联硅整流元件的电流，当电流不均时，均流电抗器的线圈内就会产生电动势，使电流均匀分布。这种办法是比较节电而有效的，因此我们准备对这种方法详细介绍一下(但也存在体积、重量等问题)。

A. 均流电抗器法 当两只硅整流元件并联时，均流电抗器法的接线最为简单(图7)。在这种情况下，可以采用具有中心抽头的普通线圈。当4只、8只……硅整流元件并联工作时，亦即 2^n 只硅整流元件并联工作时($n = 2, 3, 4 \dots$)，可以采用“树枝”形电路，




图7 均流电抗器的原理线路图
(a) 及其等效线路图 (b)

Fig. 7 The electrical circuit and the equivalent circuit of the balancing reactor

图8 当4只、8只硅整流元件并联工作时，
均流电抗器的连接方法

1——均流电抗器；2——硅整流元件
Fig. 8 A system for obtaining current balance
between 4 or 8 parallel silicon diodes

如图8所示。但是，在这种情况下，通过各条支路的电流是不相等的，因此，需要配备电流规格不同的均流电抗器。

在大容量硅整流器的情况下，由于同型号硅整流元件的正向电压降差别很小，同时接线的截面很粗，建议采用母线式均流电抗器。其铁心窗口内穿有两根与硅整流元件相连的导线，通过这两根导线的电流的方向相反，这种均流电抗器有时具有气隙或附加磁化线圈，后者由外来直流电源供电。

采用这种均流电抗器可使两只相邻硅整流元件间的电流得到平衡，同时其方法非常简单。这种均流电抗器的接法一般分开路式(图 9(a)) 及闭路式(图 9(b)) 两种、在开路式接法的情况下，不平衡电流最大值可达：

$$I_p = (n_p - 1) I_{p\text{平均}}, \quad (13)$$

式中， I_p ——不平衡电流最大值， $I_{p\text{平均}}$ ——两只并联硅整流元件之间的平均电流差， n_p ——并联硅整流元件数。

在闭路式接法的情况下，

$$I_p = \frac{1}{2} n_p I_{p\text{平均}}, \quad (14)$$

亦即不平衡电流最大值大为减小，约为开路式接法的 $1/2$ 。

此外，尚有如图 9(c) 所示的接法。由图可知，与公用硅整流元件相连的接线穿过所有铁心的窗口。此时，不平衡电流的最大值为：

$$I_p = 2 I_{p\text{平均}}. \quad (15)$$

三相桥式整流电路的均流电抗器接在各相中(图 10)。这样，比接在各个桥臂中，均流电抗器用的数目要少一半，导电时间要长一倍(为 $\frac{2}{3}$ 周期，而非 $\frac{1}{3}$ 周期)，其利用率可以提高。

均流电抗器铁心由磁性材料制成。如无空气间隙时，则激磁电流最小，磁感应最大；但是，铁心的剩磁也最大。为减少剩磁，可用特殊性能的磁性材料或采用附加磁化的方法。

另一有效及经济的解决办法是采用迭片磁导体式均流电抗器，其构造如图 11(a) 所示。迭片式磁导体上的空气间隙(图 11(b)) 用来改善均流电抗器的工作。

B. 均流电抗器的计算方法
计算前，应知下列数值：

(a) 硅整流元件的特性数据及它们正向电压降间
的最大差值 ΔU_K ：

$$\Delta U_K = U_{K\text{最大}} - U_{K\text{最小}}, \quad (16)$$

式中， $U_{K\text{最大}}$ ——硅整流元件正向电压降的最大值；
 $U_{K\text{最小}}$ ——硅整流元件正向电压降的最小值。

(b) 均流电抗器铁心材料(磁性材料)的特性(磁滞回线)。

(c) 整流装置的接线方式并确定系数 k 的数值 (k ——补偿系数)。




图 9 母线式均流电抗器的接线图

- (a) 开路式接法
- (b) 闭路式接法
- (c) 具有一公用硅整流元件的接法

Fig. 9 The connection diagrams of the bus balancing reactor




图 10 在三相桥式整流电路的情况下，
应将均流电抗器接在各相中

1——均流电抗器；2——硅整流元件
Fig. 10 Connecting the balancing reactors in three phases

在两只硅整流元件并联的情况下， $k = 0.5$ ；在具有一公用硅整流元件的接法情况下， $k = 0.5$ ；在其它接法的情况下， $k = 0.5—1.0$ 。

选择磁路的平均长度 l_u 及线圈匝数 w_r 。

(d) 根据计算数据及硅整流元件的工作制度，确定阳极电流的最大可能的导通时间。然后可以确定 m 值：

$$m = \frac{T}{t} \quad (T \text{——周期}; t \text{——阳极电流最大可能导通时间})$$

(e) 根据铁心的特性曲线，确定其工作区段，并计算铁心的截面积：

$$S = \frac{\Delta U_K l_u (H_K - H_H) k \cdot 10^8}{(0.65 - 0.9) w_r^2 m^2 f (B_K - B_H) I_{p\text{平均}}} \quad (17)$$

式中， S ——铁心的截面积； H_K ——铁心特性曲线工作区段终端的磁化力； H_H ——铁心特性曲线工作区段开始端的磁化力； B_K ——铁心特性曲线工作区段终端的磁感应量； B_H ——铁心特性曲线工作区段开始端的磁感应量。

(f) 上面求得的数据必须符合下列不等式：

$$I_{p\text{平均}} \leq \frac{l_u (H_K - H_H)}{2 m w_r} \quad (18)$$

如果(18)式不能成立，则必须增大铁心截面积 S ，并重新计算。

根据规定的附加磁化电流 I_n ，确定附加磁化线圈的匝数 w_n ：

$$w_n = \frac{l_u (H_K - H_H)}{2 I_n} \quad (19)$$

根据容许电流密度 $j = 1—1.5 \text{ A/mm}^2$ ，确定线圈用线的截面积。

确定铁心的铁损：

$$P_c = \frac{7.8 S}{l_u} P_{10/50} \left[\frac{(B_K - B_H) m w_r I_{p\text{平均}}}{H_K - H_H} \right]^2 \left(\frac{f}{50} \right)^{1.3} \cdot 10^{-3} \text{ W} \quad (20)$$

式中， P_c ——铁心的铁损； $P_{10/50}$ ——当频率为 50Hz、磁感应为 10kGs 时的单位损失 (W/kg)； f ——频率。

均流电抗器的铜损及温升可用一般采用的方法计算，这里不再赘述。

C. 计算例题 当 12 只 150A 的硅整流元件并联时(元件的分组电压降 U_K 为 0.4—0.5V， $U_{K\text{最大}} = 0.6 \text{ V}$ ， $\Delta U_K = 0.1 \text{ V}$)，试设计一均流电抗器，以便使硅整流元件间的电流得到均衡，并使整流装置的短路电流受到限制 ($I_{dK} = 2I_r$ ， I_r ——整流装置的额定负荷电流； I_{dK} ——短路电流)。题解如下：

(a) 硅整流元件的容许电流值不低于：

$$I = 150 \frac{0.6}{0.5} = 180 \text{ A}$$




图 11 (a) 均流电抗器迭片式磁导体的构造
(b) 产生空气间隙的方法

Fig. 11 The construction of the magnetic cores (a) and the method for producing the air gaps (b)

电流总和 $I_{\Sigma} = 180 \times 12 = 2160A$.

$$I_{\text{容许(最大)}} = I_H \frac{U_{K\text{最大}}}{U_{KH}} = 150 \frac{0.6}{0.4} = 225A.$$

$$I_p = 225 - 180 = 45A.$$

(b) $I_{p\text{平均}} = 0.5I_p = 0.5 \times 45 = 22.5A$.

(c) 选择闭路式接法的均流电抗器, 在这种情况下, $k = 1$.

(d) 选择 $l_u = 25cm$, $w_r = 1$.

(e) $m = 2$.

(f) 所选用铁心材料的特性曲线如图 12 所示。在该特性曲线上选用下列区段作为工作区段:




图 12 均流电抗器铁心的磁滞回线

Fig. 12 The hysteresis loop of the reactor's magnetic core

$$H_K - H_H = 1.6 - (-1.6) = 3.2A/cm,$$

$$B_K - B_H = 2.8 - (-2.8) = 5.6Wb/m^2,$$

$$\frac{B_K - B_H}{H_K - H_H} = \frac{5.6}{3.2} = 1.75Wb \cdot cm/m^2A.$$

(g) 在该工作区段内, 铁心截面积为:

$$S_2 = \frac{0.1 \times 25 \times 1 \times 10^4}{0.65 \times 1 \times 1.75 \times 4 \times 50 \times 22.5} = 4.9cm^2,$$

$$I_{p\text{平均}} = 22.5 > \frac{25 \times 3.2}{2 \times 2 \times 1} = 20A.$$

(h) 我们另选下列 l_u 值:

$$\text{由于 } I_{p\text{平均}} = \frac{l_u(H_K - H_H)}{2mw_r}, \text{ 因此,}$$

$$l_u = \frac{I_{p\text{平均}} 2mw_r}{H_K - H_H} = \frac{22.5 \times 2 \times 2 \times 1}{3.2} = 28cm.$$

(i) 我们重新来计算铁心的截面积:

$$S_2 = \frac{0.1 \times 28 \times 1 \times 10^4}{0.65 \times 1.75 \times 4 \times 50 \times 22.5} = 5.5cm^2.$$

(j) 规定附加磁化电流 $I_n = 1.5A$.

(k) 附加磁化线圈匝数

$$w_n = \frac{(H_K - H_H)l_u}{2I_n} = \frac{3.2 \times 2.8}{2 \times 1.5} = 30 \text{ 匝.}$$

当电流密度 $j = 1A/mm^2$, 线圈用线的截面积

$$q_n = \frac{1.5}{1} = 1.5mm^2.$$

(l) 铁心的铁损

$$\begin{aligned} P_c &= \frac{7.8S}{l_u} P_{10/50} \left[\frac{(B_K - B_H)mw_r I_{p\text{平均}}}{H_K - H_H} \right]^2 \left(\frac{f}{50} \right)^{1.3} \times 10^{-3} \\ &= \frac{7.8 \times 5.5}{28} \times 0.8 \left[\frac{5.6 \times 2 \times 1 \times 22.5}{3.2} \right]^2 \left(\frac{50}{50} \right)^{1.3} \times 10^{-3} = 7.6W \end{aligned}$$

式中， $P_{10/50} = 0.8 \text{W/kg}$.

(m) 上面求得的数据汇总如下：

$$\begin{aligned} l_u &= 28\text{cm}; S = 5.5\text{cm}^2; I_n = 1.5\text{A}; q_n = 1.5\text{mm}^2; \\ w_n &= 30 \text{匝}; P_c = 7.6\text{W}. \end{aligned}$$

根据上述数据，即可进一步计算及设计均流电抗器，方法与一般电抗器相同，这里不再赘述。

(二) 并联整流元件的接线

硅整流元件的正向电阻很小，因此其接线阻抗对负荷均匀分布的影响很大。

硅整流元件并联时的各种接线方式如图 13 所示。图中 (a) 为单侧供电接线方式；(b) 为中点供电接线方式。实质上，这两种接线方法属于同一种接线方式，因为后一种接线方式的右半部线路即为前一种接线方式。(c) 所示为对角供电接线方式；(d) 为辐射供电接线方式。当硅整流元件的伏安特性相同时，辐射供电接线方式可以保证它们之间的电流均匀分布。但是这种接线方式过于复杂，因此较少采用。

将单侧供电接线方式与中点供电接线方式研究一下，就可以知道：由于接线的影响，即使每只硅整流元件的特性完全相同，这两种接线方式都不能保证它们之间的电流均匀分布。在这两种接线方式中，负荷最重的硅整流元件是靠近电源的那一只硅整流元件。

硅整流元件接线对负荷分布的影响，系随并联硅整流元件数而变化。对角供电接线方式的电流均匀分布情况较好，各支路接线中的附加电阻及功率损失均较单侧供电接线方式为小。




图 13 硅整流元件并联时的各种接线方式
Fig. 13 The various connections of parallel silicon cells

参 考 文 献

- [1] В. А. Голованов и др., Эксплуатация силовых преобразователей электро-подвижного состава, транспорт, (1979).
- [2] О. А. Кузнецов и др., Полупроводниковые выпрямители, энергия, (1966).
- [3] 横山忠夫, 電気計算, 40(1972), 56.
- [4] サイリスタ・エレクトロニクス編集委員会編, サイリスタ装置, 丸善株式会社, (1974).

THE SERIES AND PARALLEL RECTIFIER TECHNOLOGY OF THE SILICON CELLS

Fan Yuanwu

(Shanghai Electrical Traction Supply Department)

This paper describes the series and parallel rectifier technology of the silicon cells.